Cyclone III FPGA: 一个空前的功耗,功能和成本的完美结合 无限可能

您的设计构思有极大的发展潜力——如果您能够以合适的价格迅速实施这些构思。

您将发现Altera的第三代低成本FPGA —— Cyclone III 器件系列非常适合对成本敏感的大批量应用,例如:

Cyclone III FPGA前所未有地同时实现了低功耗、低成本和高性能,大大提高了您的竞争优势。

Cyclone III FPGA采用台湾半导体生产威尼斯app官网下载(TSMC)的65-nm低功耗(LP)工艺技术进行生产,以低于ASIC的价格 实现了低功耗。

Cyclone III 器件系列概况

低成本Cyclone III FPGA是Altera?Cyclone系列的第三代产品。Cyclone III?FPGA系列前所未有地同时实现了低功耗、低成本和高性能,进一步扩展了FPGA在成本敏感大批量领域中的应用。

采用台湾半导体生产威尼斯app官网下载(TSMC)的65-nm低功耗(LP)工艺技术,Cyclone III 器件对芯片和App采取了更多的优化措施,在所有65-nm FPGA中是功耗最低的,在对成本和功耗敏感的大量应用中,提供丰富的特性推动宽带并行处理的发展。

Cyclone III 系列包括8个型号,容量在5K至120K逻辑单元(LE)之间,最多534个用户I/O引脚。如表1所示,Cyclone III 器件具有4-Mbit嵌入式存储器、288个嵌入式18x18乘法器、专用外部存储器接口电路、锁相环(PLL)以及高速差分I/O等。

Cyclone III 系列提供了大范围的器件和封装选项,以便支撑各种各样对成本敏感和大容量的应用.

表 1. Cyclone III FPGA 概况

器件

EP3C5 EP3C10 EP3C16 EP3C25 EP3C40 EP3C55 EP3C80 EP3C120
逻辑单元 5,136 10,320 15,408 24,624 39,600 55,856 81,264 119,088
M9K 嵌入式存储器模块 46 46 56 66 126 260 305 432
RAM 总容量 (Kbits) 424 424 516 608 1,161 2,396 2,811 3,981
嵌入式18x18乘法器 23 23 56 66 126 156 244 288
PLL 2 2 4 4 4 4 4 4
最大用户I/O引脚数量 181 181 345 214 534 376 428 530
差分通道 70 70 140 83 227 163 181 233
供货时间 2007年第三季度 2007年第三季度 2007年第四季度 现在 (ES) 2007年第三季度 2007年第四季度 2007年第四季度 2007年第四季度 2007年第二季度 (ES) 2007年第四季度

表1的注释:

As shown in Table 2, the Cyclone III device family is available in eight different package options with support for low cost and small form factor packages.

表 2. Cyclone III 器件封装和最大用户 I/O 数量

器件/封装 (mm x mm)

144 引脚 EQFP (22 x 22) 240 引脚 PQFP (32 x 32) 256 引脚 FBGA (17 x 17) 256 引脚 UBGA (14 x 14) 324 引脚 FBGA (19 x 19) 484 引脚 FBGA (23 x 23) 484 引脚 UBGA (19 x 19) 780 引脚 UBGA (29 x 29)
EP3C5 94 - 182 182 - - - -
EP3C10 94 - 182 182 - - - -
EP3C16 84 160 168 168 - 346 346 -
EP3C25 82 148 156 156 215 - - -
EP3C40 - 128 - - 195 331 331 535
EP3C55 - - - - - 327 327 377
EP3C80 - -? - - - 295 295 429
EP3C120 - - - - - 283 - 531

表 2 的注释:

  1. 深色表示纵向移植
  2. EQFP?=增强薄型四方扁平封装
  3. PQFP = 塑料四方扁平封装
  4. FBGA = 精细球栅阵列 (1.0 mm 间距)
  5. UBGA = 超精细球栅阵列 (0.8 mm 间距)
  6. F780封装的EP3C40支撑严格的纵向移植
表 3. Cyclone III 系列速率等级
器件 144 引脚 EQFP 240 引脚 PQFP 256 引脚 FBGA 256 引脚 UBGA 324 引脚 FBGA 484 引脚 FBGA 484 引脚 UBGA 780 引脚 FBGA
EP3C5 -7, -8 - -6, -7, -8 -6, -7, -8 - - - -
EP3C10 -7, -8 - -6, -7, -8 -6, -7, -8 - - - -
EP3C16 -7, -8 -8 -6, -7, -8 -6, -7, -8 - -6, -7, -8 -6, -7, -8 -
EP3C25 -7, -8 -8 -6, -7, -8 -6, -7, -8 -6, -7, -8 - - -
EP3C40 - -8 - - -6, -7, -8 -6, -7, -8 -6, -7, -8 -6, -7, -8
EP3C55 - - - - - -6, -7, -8 -6, -7, -8 -6, -7, -8
EP3C80 - - - - - -6, -7, -8 -6, -7, -8 -6, -7, -8
EP3C120 - - - - - -7, -8 - -7, -8

表3的注释:

  1. Cyclone III 器件可提供三种速率等级,-6 最快。
  2. 对于Cyclone III 器件,Altera的方针是核fMAX 的变化在每个速率等级中是15%到20%
Cyclone III器件系列体系结构

Cyclone III系列65-nm FPGA前所未有地同时实现了低功耗、低成本和高性能。其体系结构包括高达120K的垂直排列逻辑单元(LE)、以9-Kbit (M9K)模块构成的4Mbits嵌入式存储器、嵌入式乘法器以及被I/O单元(IOE)围绕的锁相环,如图1所示。高效互联和低斜移时钟网络为时钟和数据信号结构提供连接。

图1. Cyclone III 平面布置

Figure 1. Cyclone III Floorplan

关键特性 互联
  • 功耗
  • 密度
  • 嵌入式18x18乘法器
  • 嵌入式存储器
  • 成本最佳的体系结构
  • 时钟管理
  • 外部存储器接口
  • I/O 灵活性
  • 接口和协议支撑
  • 信号完整性
  • 片内匹配
Cyclone III FPGAs— 为低功耗而优化

Altera的Cyclone III FPGA是功耗最低的 65-nm FPGA。 Cyclone III 系列是首次实现静态功耗低于0.5瓦,而逻辑单元(LE)数量高达120,000的FPGA。

了解Altera在实现低功耗65-nm FPGA上的投入:

Cyclone III 的功耗

图 1 所示为Cyclone III 系列FPGA在不同工作频率时的典型动态功耗。在具有代表性的工作频率点,例如20MHz,容量最大的Cyclone III 器件——120K LE EP3C120,动态功耗小于600mW。即使在工作频率高达100MHz时,EP3C120的动态功耗也小于2瓦。

图 1. Cyclone III FPGA的典型动态功耗

图 1. Cyclone III FPGA的典型动态功耗

如果不采取措施来降低功耗,65-nm半导体工艺的静态功耗会显著增加。亚微米工艺的静态功耗之所以增加,主要原因在于泄漏电流的增大,包括 65-nm 工艺较薄的逻辑门氧化层之间的隧道电流,以及亚阈值泄漏 (沟道至源极和漏极至源极电流) 等。Altera采取了重要措施来降低 Cyclone III 的静态功耗,在下面的“芯片和体系结构优化”一节中进行阐述。

图 2 所示为 Cyclone III 器件在 25°C 和 85°C 时的静态功耗。容量最小的Cyclone III 器件在 25°C 时静态功耗只有35mW,容量最大的Cyclone III 器件在 85°C 时静态功耗只有 170mW 。

图 2. Cyclone III FPGA的典型静态功耗

图 2. Cyclone III FPGA的典型静态功耗

低功耗的优势

降低可编程逻辑器件的功耗对大量的应用有明显的好处,这些应用包括:

Cyclone III 系列充分展示了 Altera 在低功耗 FPGA 上的领先优势。结合最全面的体系结构和芯片增强技术,以及最新的半导体工艺技术和为客户提供的完整的功耗管理工具, Altera 的努力得到了回报——与 90nm Cyclone II FPGA 相比,功耗降低了 50 %,在所有可比较的 FPGA 中,其功耗是最低的。

芯片和体系结构优化

Cyclone III FPGA 采用台湾半导体生产威尼斯app官网下载 (TSMC) 的 65-nm 低功耗 (LP) 工艺技术生产,其他的主要半导体生产商也在小型器件中采用了该技术。高级工艺以及体系结构优化技术降低了工艺尺寸,减小了动态和静态功耗,与 90nm Cyclone II 器件相比, Cyclone III 器件的总功耗降低了 30%。 Altera 在 Cyclone III 器件上采用的工艺和体系结构改进技术包括使用低K 绝缘、可变沟道长度和氧化层厚度,以及多晶体管阈值电压等。

精确的功耗估算和分析

从设计构思到产品实现, Altera 采用最精确和最全面的功耗管理设计工具,支撑功耗估算和分析。 Altera 重视功耗分析的精确性,是唯一能够利用工具包在低成本系列中进行 85°C 和最差情况下芯片功耗估算的可编程逻辑供应商。 Altera 提供以下功耗估算和分析资源:

设计人员可以在设计构思阶段使用 PowerPlay 早期功耗估算器 (EPE) ,在设计实现阶段使用 PowerPlay 功耗分析器。 PowerPlay EPE 是基于表单的分析工具,根据器件和封装选项、工作条件以及器件占用情况进行早期功耗分析。

PowerPlay 功耗分析器不仅仅是非常详细的功耗分析工具,它采用实际的设计布局布线和逻辑配置,以及仿真波形来精确地估算动态功耗。总体上,功耗分析器利用正确的设计信息,精度一般能达到 ±10%。 Quartus?II PowerPlay 功耗模型与实际的芯片测量模型非常接近。 Altera 使用 5,000 多种不同的测试配置来测量 Cyclone 系列各个元件的功耗。每一配置重点关注测量 FPGA 在特殊配置下的某个电路组成。

Quartus II 功耗优化

详细的设计实施能够提高性能,减小尺寸,降低功耗。以前,通过布局布线设计流程,在寄存器传送级 (RTL) 自动对性能和尺寸进行平衡。 Altera 在设计流程中考虑功耗优化方面处于领先地位。 Quartus II PowerPlay 优化工具自动利用 Cyclone III 的体系结构来进一步降低功耗,与 Cyclone II 器件相比,功耗降低了20%。另外,芯片和体系结构优化技术降低了30%的功耗,与 90nm Cyclone II FPGA 相比,最终降低了50%的功耗。

Quartus II App许多自动功耗优化措施对设计人员而言都是透明的,提供 FPGA 体系结构详细的占用情况来帮助降低功耗,包括:

Cyclone III最终市场应用

Cyclone III FPGA前所未有地同时实现了低功耗、低成本和高性能. Cyclone III FPGA还包括了一些特征和增强作用,IP支撑以及其他设计资源以便在一些特别的应用程序领域得到优化.

XML 地图 | Sitemap 地图